“台积电和ASML怎么计划进入2nm制程节点”

随着苹果iphone 12的推出，iphone 12 pro和ipad air ( )将于明天发布，全球客户将首次体验5纳米芯片组。 苹果公司的a14 bionic鞋拔由台湾积体电路制造( tsmc )制作，是地球上排名第一的独立工厂，是集成电路内部难以想象的118亿个晶体管。 相比之下，a13 bionic采用了85亿个晶体管。

华为的5纳米长颈鹿9000为mate 40系列提供了动力，但与苹果企业不同的是，由于美国商务部的规定变更，采用美国制造技术的代工厂无法运输到华为。 因为这个5nm长颈鹿芯片的数量受到限制。 这家企业订购了1500万枚5纳米芯片，但在9月中旬实施规则变更前收到了880万枚。 华为不仅采用其5纳米芯片向其新旗舰手机供电，还为4g通信网络基站及其可折叠手机( mate x2 )的续集供电。 据报道，明年三星将推出两种5nm exynos芯片，高通公司将与骁龙875一同参与。

但是，像台湾积体电路制造和三星这样的企业，连用5nm的组件反击自己的时间都没有。 这是因为两个代工厂已经在3纳米工艺节点上工作。 1965年，英特尔联合创始人戈登·摩尔( gordon moore )注意到芯片上的晶体管密度每年翻一番。 他之后每两年使晶体管密度翻一番。 这样几乎没有时间庆祝了。

为保持摩尔定律而开发的工具之一是极紫外( euv )光刻。 平版印刷术是用来在硅片上印刷电路的。 考虑到芯片组的大小和应该放入芯片组的数十亿个晶体管，您会发现需要在芯片组内部标注非常薄的标记。 euv通过采用紫外线成为可能。 台湾积体电路制造采用的n5节点最大可使用5nm的14层建筑。 3纳米工艺节点以与5纳米相同的晶体管数量提供最多15%的功率提升，功耗(相同的时钟速度和多噪声)可以减少30%。

荷兰光刻企业asml表示，在3纳米工艺下，光刻可用于20多个层。 asml首席执行官peter wennink说: “n5的逻辑上超过了10层，n3的逻辑上超过了20层。 我们实际上在看着这一层的成长。 这表明，与dram一样，采用一种模式并废除这些多模式duv (深紫外线)策略的能力正在增加。 在1次光刻曝光不能进行清晰的分辨率印刷的情况下，也可以采用双图案曝光。 存储器( ram和nand )芯片制造商依赖于这个过程。

台湾积体电路制造计划将finfet晶体管用于其3纳米模式后，切换为2纳米芯片用的gaafet (全栅极)。 finfet并不是在所有侧面包围通道，而gaa用栅极包围通道。 在后一种方法中，电流泄漏几乎可以忽略。

asml首席执行官peter wennink表示，如果将光刻系统运输到smic等中国工厂，该公司必须遵守美国商务部的规定。 该高管表示，“asml要求就直接从美国发货给受限制影响的顾客的系统和零部件取得美国出口许可证。 不对个人客户发表评论是政策，但我们的目的是为所有客户服务，支持中芯国际，是中国最大的晶片代理工厂，现在在7纳米工艺节点工作，但在中国最大的晶片代理工厂，却是刀刃 中芯国际需要更先进的光刻机，但是现在受到了美国商务部规则变更的阻碍。

本文：《“台积电和ASML怎么计划进入2nm制程节点”》